See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Parallel fault simulation for digital circuits on structural binary decision diagrams

Margit Aarna, magistrikraad (teaduskraad), 2001, (juh) Jaan Raik; Raimund Ubar, Parallel fault simulation for digital circuits on structural binary decision diagrams, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut.
Margit Aarna
magistrikraad (teaduskraad)
Kaitstud
Ei
1.09.1999
2001
Parallel fault simulation for digital circuits on structural binary decision diagrams
Parallel fault simulation for digital circuits on structural binary decision diagrams