See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

PLL-sagedussüntesaatori analüüs ja realisatsioon

Peeter Paist, magistrikraad, 2003, (juh) Vello Kukk, PLL-sagedussüntesaatori analüüs ja realisatsioon, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Automaatikainstituut.
Peeter Paist
magistrikraad
Kaitstud
Ei
1.09.1996
28.01.2003
2003
Eesti
PLL-sagedussüntesaatori analüüs ja realisatsioon
PLL-sagedussüntesaatori analüüs ja realisatsioon
Study and Implementation of PLL Frequency Synthesizer