See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus
"Sihtfinantseerimine" projekt SF0142508s03
SF0142508s03 (SF0142508s03) "Digitaalsüsteemide disain ja test (1.01.2003−31.12.2007)", Raimund Ubar, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond.
SF0142508s03
Digitaalsüsteemide disain ja test
Design and Test of Digital Systems
1.01.2003
31.12.2007
Teadus- ja arendusprojekt
Sihtfinantseerimine
ETIS klassifikaatorAlamvaldkondCERCS klassifikaatorFrascati Manual’i klassifikaatorProtsent
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia2.2. Elektroenergeetika, elektroonika (elektroenergeetika, elektroonika, sidetehnika, arvutitehnika ja teised seotud teadused)75,0
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia1.1. Matemaatika ja arvutiteadus (matemaatika ja teised sellega seotud teadused: arvutiteadus ja sellega seotud teadused (ainult tarkvaraarendus, riistvara arendus kuulub tehnikavaldkonda)25,0
PerioodSumma
01.01.2007−31.12.20072 901 500,00 EEK (185 439,65 EUR)
01.01.2003−31.12.20031 502 000,00 EEK (95 995,30 EUR)
01.01.2004−31.12.20041 688 000,00 EEK (107 882,86 EUR)
01.01.2005−31.12.20051 891 000,00 EEK (120 856,93 EUR)
01.01.2006−31.12.20062 318 000,00 EEK (148 147,20 EUR)
658 321,94 EUR

Teema eesmärgiks on selgitada välja võimalusi uute paremate meetodite ja algoritmide väljatöötamiseks uut tüüpi digitaalsüsteemide (kiipsüsteemide) disainiks ja diagnostikaks, riist- ja tarkvaraliseks koosdisainiks, riistvara dekompositsiooniliseks sünteesiks, simuleerimiseks, madala energiatarbega skeemide sünteesiks, süsteemide veakindluse tõstmiseks, testprogrammide automaatseks genereerimiseks ja rikete diagnostikaks ning tarkvaraprotsesside hindamiseks ja parandamiseks. On kavas edasi arendada digitaalsüsteemide kõrgtaseme otsustusdiagrammidel põhinevat diagnostika mudelit, mis kataks senisest laiemat rikete klassi ja võimaldaks tõsta algoritmide töökiirust protseduuride parema organisatsiooni ja paralleliseerimise arvel. Töötatakse välja uued hierarhilised meetodid testide genereerimiseks ja rikete simuleerimiseks, mis tagaksid parema füüsikaliste defektide katte ja oleksid kiiremad kui praegu kasutatavad loogikataseme meetodid. Plaanis on välja arendada uus kontseptsioon, meetodid ja tarkvara digitaalsüsteemide isetestimiseks, kus efektiivsemalt kasutatakse süsteemi funktsionaalseid ressursse ning tõuseks testimise kvaliteet võrreldes praegu levinud meetoditega. Süsteemide disaini osas töötatakse välja uued meetodid algoritmide käitumusliku kirjelduse tükeldamiseks ja moodulite tükeldamiseks lähtudes algoritmide kirjeldamisest registersiirete tasandil. Kahe tükeldusmeetodi sidumine ühtsesse metoodikasse ja vastavate estimeerimismeetodite välja töötamine lubaks laiendada arhitektuursete lahenduste otsimist ja võimaldaks saavutada täpsemaid tulemusi.
The goals of the research are to investigate the possibilities for developing new better methods for new type of digital systems (Systems on Chip) for design and test, to develop new efficient algorithms, methods and software for HW/SW codesign, decompositional synthesis of hardware, simulation, low-power design, increasing fault-tolerance, test program automated generation, fault diagnosis and for estimation and improvement of software processes. It is planned to improve the diagnostic model of digital systems by using high-level decision diagrams to cover broader class of faults and to increase the working speed of algorithms by better organization and parallelization of procedures. New hierarchical methods for test generation and fault simulation to reach higher physical defect coverage and to increase the speed compared to the known plain logical level methods will be developed. A new conception, methods and software for built-in self-test of digital systems, which use more efficiently the functional ressources of the system and reach higher fault coverage than common methods today, will be developed. As to system design, new methods for decomposition of behaviour description of algorithms, and for decomposition of modules on RT level will be developed. Combination of two decomposition methods into a single methodology will allow extend the possibilities in search for architectural solutions and to reach more exact results.